加入湃方，共建AloT美好未來
1. 參與NPU的架構定義并針對設計進行時序、面積、功耗的優化；
2. 參與NPU内部模塊的RTL設計、仿真、驗證；
3. 配合SOC工(gōng)程師完成系統集成；
4. 配合FPGA工(gōng)程師、嵌入式工(gōng)程師完成闆級驗證；
5. 負責相關技(jì )術文(wén)檔的維護。
1. 本科(kē)及以上學(xué)曆，電(diàn)子、微電(diàn)子、通信相關專業，3年以上數字IC或FPGA開發經驗；
2. 精(jīng)通數字電(diàn)路，精(jīng)通Verilog/SystemVerilog，熟悉Tcl/Perl/Python腳本；
3. 熟悉常用(yòng)的仿真工(gōng)具(jù)(VCS/NC-Verilog/Modelsim/Verdi)；
4. 了解數字IC設計流程，如DC，PT，PR等；
5. 有(yǒu)人工(gōng)智能(néng)算法硬件化經驗者優先考慮；
6. 有(yǒu)較強的問題分(fēn)析和解決能(néng)力，有(yǒu)良好的溝通能(néng)力和團隊合作(zuò)精(jīng)神。
1. 參與SOC産(chǎn)品規格和系統架構定義；
2. 參與各功能(néng)IP的RTL設計和集成；
3. 參與SOC系統設計，包括時鍾、複位、功耗等；
4. 配合驗證人員完成模塊及系統級驗證；
5. 支持嵌入式開發及相關技(jì )術文(wén)檔的維護。
1. 碩士及以上學(xué)曆，3年以上SOC相關設計開發經驗；
2. 精(jīng)通Verilog/SystemVerilog，熟悉Tcl/Perl/Python腳本；
3. 熟悉數字IC設計流程，熟悉常用(yòng)總線(xiàn)協議，如AXI，AHB等；
4. 有(yǒu)低功耗設計經驗者優先考慮；
5. 有(yǒu)嵌入式開發經驗或算法到硬件映射經驗者優先考慮；
6. 有(yǒu)較強的問題分(fēn)析和解決能(néng)力，有(yǒu)良好的溝通能(néng)力和團隊合作(zuò)精(jīng)神。
